r2404113
※本セミナーはZoomを使ったLIVE配信セミナーです。アーカイブ配信はございません。
『半導体パッケージにおけるチップレット集積技術の最新動向と評価【LIVE配信】』
|
| 開催日時 |
2024年4月26日（金） 13:00～16:20 |
| 開催場所 |
【WEB限定セミナー】※会社やご自宅でご受講下さい。
|
| 価格 |
非会員： 49,500円 （本体価格：45,000円）
会員： 39,600円 （本体価格：36,000円）
学生： 49,500円 （本体価格：45,000円）
 |
価格関連
備考 |
会員（案内）登録していただいた場合、通常1名様申込で49,500円（税込）から
・1名で申込の場合、39,600円（税込）へ割引になります。
・2名同時申込で両名とも会員登録をしていただいた場合、計49,500円（2人目無料）です。
|
| 備 考 |
・セミナー資料は事前にPDFでお送りします。紙媒体では配布しません。
セミナー資料の無断転載、二次利用や講義の録音、録画などの行為を固く禁じます。
【Zoomを使ったWEB配信セミナー受講の手順】
１）Zoomを使用されたことがない方は、こちらからミーティング用Zoomクライアントをダウンロードしてください。ダウンロードできない方はブラウザ版でも受講可能です。
２）セミナー前日までに必ず動作確認をお願いします。
３）開催日の数日前にWEBセミナーへの招待メールをお送りいたします。当日のセミナー開始10分前までに招待メールに記載されている視聴用URLよりWEB配信セミナーにご参加ください。
|
| 主 催 |
R&D支援センター |
※請求書、招待メール等は、R&D支援センター社より送付いたします。
| 講師 |
●第1部●
東京工業大学 科学技術創成研究院 未来産業技術研究所
特任教授 博士（工学） 栗田 洋一郎 氏
＜ご専門＞チップレット集積技術、三次元集積技術、光集積技術
＜学協会＞エレクトロニクス実装学会
＜ご略歴＞
1996年東京工業大学大学院終了、NEC、ルネサスエレクトロニクス、東芝を経て、2021年より東京工業大学
●第2部●
横浜国立大学 工学研究院 准教授 博士(工学) 井上 史大 氏
＜ご専門＞半導体後工程
＜学協会＞IEEE、ECS、エレクトロニクス実装学会、応用物理学会、電気化学会
＜ご略歴＞
2013年3月関西大学 理工学研究科にて博士課程修了(工学博士)。その後計10年間ベルギーimecにて常勤研究員として半導体三次元集積の研究に従事。2021年4月より横浜国立大学にて准教授として着任。2023年4月に3Dヘテロ集積に関するアライアンス、３DHIを発足、代表に就任。2022年、IEEE EPS Outstanding Young Engineer Awardを受賞。
●第3部
愛媛大学 大学院理工学研究科 客員研究員 博士（工学） 技術士（電気電子） 亀山 修一 氏
＜ご専門＞電子回路の試験技術
＜学協会＞IEEE, 電子情報通信学会、エレクトロニクス実装学会、日本技術士会
＜ご略歴＞
1972年富士通㈱に入社以来一貫して生産技術部門でサーバー/スパコン等の電子回路の試験技術/試験設備の開発に従事、2017年退職。現在、愛媛大学客員研究員、産総研客員研究員、JEITA 3D半導体モジュールWGメンバ、ミニマルファブ推進機構アドバイザ、富士通技術士会顧問、亀山技術士事務所代表、半導体関連企業等のコンサル。IEEE、エレクトロニクス実装学会、電子情報通信学会、日本技術士会等の会員。IEEE ITC-Asia2023 Industrial co-Chair、エレクトロニクス実装学会の学会誌編集委員/バウンダリスキャン研究会主査。著書 : バウンダリスキャンハンドブック（青山社)ほか
|
| 習得できる知識 |
【第1部】
・チップレット技術の基本的な知識と最新動向
【第2部】
・ハイブリッド接合の基礎と技術動向
【第3部】
・チップレットのチップ間相互接続テスト技術、TSV接続の新しい評価技術、バウンダリスキャンテストの基礎知識 |
| 趣旨 |
【第1部】
半導体集積回路の微細化限界が近づくのに伴い、チップレット集積技術は、素子集積規模のスケールアウトやデバイス構造の最適化、フォン・ノイマンボトルネックの解消、フレキシブルな異種集積など従来の集積回路技術の課題を解決する技術として期待されています。これまでの三次元集積技術の研究の歴史を踏まえながら、チップレット集積技術の最新動向、およびチップレット集積プラットフォーム・コンソーシアムでの活動状況についてお話いたします。
【第2部】
低消費電力、高Yield、Time-to-Marketの短縮のためにチップレット集積が注目されている。その中でも大きな課題となっているのは垂直方向配線のピッチ縮小である。この課題に対し、ソルダー熱圧着の代替としてのCu-Cuハイブリッド接合に期待がかかっている。この接合方式はウエハ同士の接合においてセンサーやメモリで実用化がすでに進んでいる。一方でチップレベルの集積にはプロセス、装置、材料に課題が多く残されている。講演の前半ではウエハレベルで用いられている技術を中心に紹介を行う。後半ではチップレベルハイブリッド接合の課題と新規な集積手法を中心に解説し、将来展望を述べる。
【第3部】
これまでの微細化に代わって半導体を高性能化する技術としてチップレットが注目されている。チップレットは多数のチップを1パッケージに集積する技術である。チップレットのテストでは、チップ単体テスト手法だけでは不十分であり、従来実装ボードで使われてきたバウンダリスキャンによるチップ間相互接続テストが重要となる。本講演では3D/2.5Dチップレットテストのために新たに制定されたIEEE 1838規格による構造テストStructural Testを紹介する。また後半ではチップ間を3次元接続するために重要なTSV接続の新たな評価方法を紹介する。
|
| プログラム |
第1部 チップレット集積技術の背景と最新動向
1．チップレット集積技術の背景
1-1．半導体集積回路技術の歴史
1-2．半導体集積回路技術の課題と限界
1-3．チップレット集積技術のモチベーション
2．チップレット集積技術の歴史
2-1．3D集積技術の課題
2-2．チップレット集積プラットフォーム技術への要求
2-3．Siインターポーザ
2-4．RDLインターポーザ
2-5．Bridgeアーキテクチャ
3．チップレット集積プラットフォーム・コンソーシアム
3-1．体制と目標
3-2．Bridgeアーキテクチャの課題とMetaICの提案
3-3．MetaIC技術
3-4．HDRDL技術
3-5．MetaIC、HDRDLの実用化に向けた動き
3-6．3D集積技術
3-7．光集積技術
3-8．目指す姿と産業化戦略
3-9．R&Dシステムのモデル検討
3-10．マーケット情報
第2部 チップレット集積における前工程領域技術を用いた配線形成
1．At-a-glance; Hybrid bonding
1-1．チップレットの動向
1-2．ハイブリッド接合とは？
1-3．ロードマップ
2．Wafer-to-Wafer (W2W) Hybrid bonding
2-1．ウエハレベルハイブリッド接合の動向
2-2．ファインピッチ化への対応技術
2-3．表面形成CMP
3．Die-to-Wafer (D2W) Hybrid bonding
3-1．ダイレクトプレースメントの課題
3-2．コレクティブボンディング
3-3．接合強度測定手法
4．Conclusions
第3部 バウンダリスキャンによるチップレット実装のテストと評価
1．チップレットの相互接続テスト
1-1．チップレットとは？
1-2．チップレットは小さな実装ボード
1-3．機能テストと構造テスト
1-4．バウンダリスキャンテストの基礎
1-5．IEEE 1838 チップレットテスト規格
1-6．3次元チップレットの相互接続テスト方法
1-7．2.5次元チップレットの相互接続テスト方法
1-8．チップレットのリペア
1-9．プリボンドテストとポストボンドテスト
2．TSV接続の評価
2-1．3次元チップレットにおけるTSV接続の動向
2-2．デイジーチェーン計測法と4端子計測法の問題点
2-3．TSV接続のアウトライヤ検出の重要性
2-4．アナログバウダリスキャンの基礎
2.5．アナログバウダリスキャンによるTSV精密抵抗計測方法
2-6．実験結果と評価
2-7．アナログバウダリスキャン回路のLSIへの実装
2-8．まとめ
スケジュール
第１部 13:00～14:00
休 憩 14:00～14:10
第２部 14:10～15:10
休 憩 15:10～15:20
第３部 15:20～16:20
|
|
|