☆☆☆本セミナーは、Zoomを使用して、行います。☆☆☆
開催日時:2022年11月11日(金)10:30-16:30
受 講 料:お1人様受講の場合 51,700円[税込]/1名
1口でお申込の場合 62,700円[税込]/1口(3名まで受講可能)
★本セミナーの受講にあたっての推奨環境は「Zoom」に依存しますので、ご自分の環境が対応しているか、
お申込み前にZoomのテストミーティング(http://zoom.us/test)にアクセスできることをご確認下さい。
★インターネット経由でのライブ中継ため、回線状態などにより、画像や音声が乱れる場合があります。
講義の中断、さらには、再接続後の再開もありますが、予めご了承ください。
★受講中の録音・撮影、スクリーンキャプチャ等は固くお断りいたします。
***関連セミナー*** ★Web配信セミナー★ 『電子機器のEMC試験と設計段階からの実践的ノイズ対策』(2022年10月14日(金))
<経歴> | *1990年4月~2016年5月 富士フイルムにて ・印刷機器のアナログ回路設計 ・医療画像診断機器のEMC設計・試験実施・市場不具合対策 *2016年6月~ 倉西技術士事務所 開業 *2017年4月~2019年3月 横浜国立大学産学官連携コーディネーター(兼業) *2018年10月~ ㈱キョウデン ノイズ設計・対策(協業) |
|
<資格、等> | ・技術士(電気電子部門) ・iNARTE EMC Engineer, iNARTE/KEC Senior EMC Design Engineer ・第一級陸上無線技術士・電気通信主任技術者(伝送交換・線路) ・電子情報通信学会 通信ソサイエティ EMCJ ・エレクトロニクス実装学会 低ノイズ実装研究会 |
|
<業務内容> | ・電磁両立性設計コンサルティング、対策支援 ・アナログ回路・基板設計コンサルティング(ノイズ) ・各種講習会講師 等 |
|
回路の高密度化、高速化に伴い、パワエレ回路から高速プロセッサ、微小信号回路まで、様々な特性の回路が同じ基板に載る時代になりました。そのため、SI、PI、ノイズ問題を考慮して、回路や基板を設計しなければなりませんが、その困難さは増しています。殊にノイズ設計は電磁気学の高度な応用で、理解が難しい上に、納期やコストの制約から、改版等の試行錯誤も制約されます。最終的には基板外の対策部品の追加だけで規格試験に合格させることもありますが、重量・サイズ増、コストアップを招きがちです。
|