☆☆☆本セミナーは、Zoomを使用して、行います。☆☆☆
開催日時:2024年5月13日(月)10:30-16:30
受 講 料:お1人様受講の場合 53,900円[税込]/1名
1口でお申込の場合 66,000円[税込]/1口(3名まで受講可能)
★本セミナーの受講にあたっての推奨環境は「Zoom」に依存しますので、ご自分の環境が対応しているか、
お申込み前にZoomのテストミーティング(http://zoom.us/test)にアクセスできることをご確認下さい。
★インターネット経由でのライブ中継ため、回線状態などにより、画像や音声が乱れる場合があります。
講義の中断、さらには、再接続後の再開もありますが、予めご了承ください。
★受講中の録音・撮影、スクリーンキャプチャ等は固くお断りいたします。
***関連セミナー*** ★Web配信セミナー★『~設計段階から作り込む~回路と基板のノイズ設計技術』(2024年1月26日(金))
<経歴> | *1990年4月~2016年5月 富士フイルムにて ・印刷機器のアナログ回路設計 ・医療画像診断機器のEMC設計・試験実施・市場不具合対策 *2016年6月~ 倉西技術士事務所 開業 *2017年4月~2019年3月 横浜国立大学産学官連携コーディネーター(兼業) *2018年10月~ 株式会社キョウデン ノイズ設計・対策(協業) |
|
<資格、等> | ・技術士(電気電子部門) ・iNARTE EMC Engineer, iNARTE/KEC Senior EMC Design Engineer ・第一級陸上無線技術士・電気通信主任技術者(伝送交換・線路) ・電子情報通信学会 通信ソサイエティ EMCJ ・エレクトロニクス実装学会 低ノイズ実装研究会 |
|
<業務内容> | ・電磁両立性設計コンサルティング、対策支援 ・アナログ回路・基板設計コンサルティング(ノイズ) ・各種講習会講師 等 |
|
電子機器のノイズ対策は、設計段階で盛込んでおくのが理想、とされますが、現実には難しい面があります。ノイズ自体が「つかみどころがなくよく分からないもの」であるために、どこにどう対策してよいのか分からず抜けが出る、反対に、過剰な対策で部品点数や重量の増加を招きがちです。また、ノイズは装置が形になってこないと正確に把握できないため、開発の後段で問題が顕在化することが多く、時間的な余裕がないことが殆どです。
|