『～設計段階から作り込む～回路と基板のノイズ設計技術』
S191101A
開催日時：2019年11月1日（金）10:30-16:30
会 場：ちよだプラットフォームスクエア（千代田区神田錦町3-21）
受 講 料：お1人様受講の場合 47,000円[税別]／1名
1口でお申込の場合 57,000円[税別]／1口（3名まで受講可能）
…『電子機器のEMC試験と設計段階からの実践的ノイズ対策』（2020/1/31（金））
倉西英明（くらにしひであき） 氏
倉西技術士事務所 所長
| ＜経歴＞ |
＊1990年4月～2016年5月
富士フイルムにて
・印刷機器のアナログ回路設計
・医療画像診断機器のEMC設計・試験実施・市場不具合対策
＊2016年6月～
倉西技術士事務所 開業
＊2017年4月～2019年3月
横浜国立大学産学官連携コーディネーター（兼業）
＊2018年10月～
㈱キョウデン ノイズ設計・対策（協業） |
| ＜資格、等＞ |
・技術士（電気電子部門）
・iNARTE EMC Engineer, iNARTE/KEC EMC Design Engineer
・第一級陸上無線技術士・電気通信主任技術者（伝送交換・線路）
・電子情報通信学会 通信ソサイエティ EMCJ
・エレクトロニクス実装学会 低ノイズ実装研究会 |
| ＜業務内容＞ |
・電磁両立性設計コンサルティング、対策支援
・アナログ回路・基板設計コンサルティング（ノイズ）
・各種講習会講師 等 |
|
回路の小型化、高速化に伴い、パワエレ回路から微小信号回路まで、様々な機能の回路が同じ基板に載る時代になりました。そのため、EMCをはじめとするノイズ問題を考慮して回路やプリント基板を設計することが必要ですが、それがますます難しくなってきています。
元々、電磁気学の高度な応用であるノイズ設計技術は理解が難しく、また、納期やコストの制約から改版が困難なため試行錯誤も制約されます。最終的には基板外の対策部品の追加だけで規格試験に合格させることもあります。さらに、高速回路ではノイズに加えてSI・PIの問題もあり、ツール類を使用しなければ一発で動作する基板を作ることは容易ではありません。問題が起きてからツールを使用し始めるのでは間に合わないことも多いですし、設計段階でも原理がわからずそれらに頼ると、落とし穴にはまることがあります。
そこで、このセミナーでは数式を極力使わず、ノイズとは何か、という基本的な所から必要最低限の電気物理を学んだ後、何故、プリント基板からノイズが出る（受ける）のか、どうすればトラブルを防げるのか、を回路設計、配置設計、配線設計の順を追って、具体例とともに学んで行きます。これにより、ツールがなくても、ある程度ノイズが抑えられ、また、ノイズに強いプリント基板が設計できるようになることを目指します。
|
1 ノイズの基礎
1.1 電子回路とノイズ
1.1.1 電子基板と電磁環境
1.1.2 ノイズとは何か
1.1.3 ノイズと干渉
1.1.4 ノイズの多面性
1.1.5 過渡的か連続的か
1.1.6 放射か伝導か
1.2 ノイズの物理
1.2.1 ノイズと電磁気学
1.2.2 交流の基礎知識
1.2.3 周波数スペクトル
1.2.4 波形とスペクトル
1.2.5 見えないLとC
1.2.6 共振という現象
1.2.7 電磁波の発生
1.2.8 電磁波とアンテナ
2 プリント基板のノイズ設計
2.1 プリント配線の基本
2.1.1 基板とノイズ
2.1.2 伝送線路の理論
2.1.3 信号とリターン経路
2.1.4 電源層・GND層
2.1.5 層構成
2.2 回路設計の要点
2.2.1 回路構成の設計
2.2.2 能動部品の選択
2.2.3 受動部品の選択
2.2.4 ノイズ対策部品の選択
2.3 部品配置設計の要点
2.3.1 電源系の回路の配置
2.3.2 伝送回路の配置
2.3.3 対策部品の配置
2.3.4 低ノイズアナログ回路の配置
2.3.5 発熱部品の配置
2.4 配線設計の要点
2.4.1 クロックラインの配線
2.4.2 電源周りの配線
2.4.3 高速信号線の配線
2.4.4 外部接続周りの配線
2.4.5 アナログ回路周りの配線
3 ノイズ対策部品
3.1 フェライト類
3.2 フィルタ類
3.3 シールド・GND強化部材
3.4 電磁波吸収材
